Міністерство освіти та науки України Національний університет “Львівська політехніка” Курсова робота з предмету: “Мікропроцесорні системи” тема: “Проектування мікрокомп’ютера” Виконав: студент групи КСМ-4 Перевірив: Львів – 2004 Зміст  TOC \o "1-3" \u Початкові дані на проектування.  PAGEREF _Toc73425711 \h 3 Опис процесора AT87C5112  PAGEREF _Toc73425712 \h 4 Ключові особливості процесора  PAGEREF _Toc73425713 \h 4 Внутрішня структура AT87C5112  PAGEREF _Toc73425714 \h 5 Вбудована пам’ять  PAGEREF _Toc73425715 \h 9 Опис схеми електричної функціональної та основних режимів функціонування.  PAGEREF _Toc73425716 \h 15 Загальна структурна схема системи  PAGEREF _Toc73425717 \h 15 Формування магістралі адрес  PAGEREF _Toc73425718 \h 15 Формування магістралі даних  PAGEREF _Toc73425719 \h 16 Опис схеми електричної принципової по вузлах з часовими діаграмами в основних режимах функціонування.  PAGEREF _Toc73425720 \h 18 Блок синхронізації  PAGEREF _Toc73425721 \h 18 Блок початкового скидання  PAGEREF _Toc73425722 \h 19 Підключення зовнішньої пам’яті  PAGEREF _Toc73425723 \h 20 Підключення периферійного пристрою  PAGEREF _Toc73425724 \h 23 Опис блок-схеми та програми початкової iнiцiалiзацiї.  PAGEREF _Toc73425725 \h 25 Блок-схема алгоритму  PAGEREF _Toc73425726 \h 25 Програма початкової ініціалізації  PAGEREF _Toc73425727 \h 26 Висновок  PAGEREF _Toc73425728 \h 31 Література  PAGEREF _Toc73425729 \h 32 Початкові дані на проектування. 1. Тип мікропроцесора - AT87С5112 2. Постійна пам’ять: тип м/сх - 3. Оперативна пам’ять: тип м/сх. - 4. Підсистема вводу-виводу: тип м/сх. - Опис процесора AT87C5112 Ключові особливості процесора Побудований на архітектурі 80С51: 5 портів вводу-виводу 2 16-бітних таймерів-лічильників 256 байт RAM 8Кбайт вбудованої пам’яті програм з 64 байтами зашифрованого масиву та 3 рівня захисту. Високошвидкісна архітектура: 33 МГц на напрузі живлення 5В (еквівалент 66МГц) поліпшена система виконання команд X2 (6 тактових імпульсів/машинний цикл) 10-бітний, 8-канальний АЦП апаратна система захисту від зависань програмований ввід-вивід: стандартний С51, тільки для вводу, двотактний асинхронний порт RESET повно дуплексний розширений UART з генератором швидкості двійкової передачі Подвійна системна синхронізація Керамічний або осцилятор на кристалі (33/40 MHz) Вбудований RC-осцилятор (12МГц) Програмований попередній поділювач частоти Апаратні переривання: 8 джерел переривання 4 рівня пріоритету Живлення 3 режими контролю живлення: режим очікування режим пониженого споживання прапорець виключення живлення Напруга живлення: 2,7 – 5,5В Діапазон температур: - 40 ,,, 85С Корпус LQFP48 (Body 7*7*1.4 mm), PLCC52 Внутрішня структура AT87C5112 AT8xC5112 призначений для застосування в аналогових системах. Для цього, це має 10-бітний, 8 канальний A/D конвертор (АЦП)і п'ятиканальний програмований масиву лічильників. Крім того, AT8xC5112 має вбудований контролер захисту від збоїв (Watchdog), багатолінійний послідовний канал зв’язку, який забезпечує мультипроцесорний зв'язок (EUART) з незалежним генератором швидкості двійкової передачі, контролер послідовного порту SPI і X2 механізм поліпшення швидкості. X2 особливість дозволяє, утримати потужність споживання CPU на тому ж рівні при частоті роботи вдвічі меншій від попередньої. AT87C5112 має 3 програмні режими обмеженої активності для подальшого обмеження потужності споживання. В режимі очікування процесор „заморожується” під час того, як периферія продовжує роботу. Цей режим також потрібний для економії потужності. В „тихому” режимі (auiet mode) працює лише АЦП. В режимі пониженого споживання зберігається вміст RAM а вся інша периферія виключається.
Рисунок 1 – Внутрішня структура AT87C5112
Рисунок 2 – Цокольовка мікросхеми AT87C5112 Таблиця 1 – Призначення виводів Вбудована пам’ять EPROM Пам’ять A...